

IR4VLSI, Januar 2007.

Isprojektovati sistem sa WISHBON kompatibilnim interfejsom, za asinhrono slanje i asinhroni prijem podataka. Prenose se 32-bitni podaci zajedno sa bitima za zaštitu po CRC-5 algoritmu. Pri prenosu se prvo šalje jedan start bit ('0'), potom se šalju biti podatka dopunjeni zaštitnim bitima počev od MSB (bita najveće težine), i potom ide jedan stop bit ('1').

Sistem treba da ima jedan kontrolni registar, jedan statusni registar, jedan registar za podatke koji se šalju i jedan FIFO bafer za podatke koji se primaju. Adresa dodjeljena kontrolnom registru je ista kao i ona dodjeljena statusnom registru. Razlikovanje kojem se registru obraća je u zavisnosti od vrste pristupa (upis-kontrolni registar, čitanje-statusni registar). Adresa dodijeljena registru za podatak koji treba da se šalje ista je kao adresa FIFO bafera kroz koji se primaju podaci. Razlikovanje čemu se pristupa je na osnovu vrste pristupa (upis – registar za podatak za slanje, čitanje – FIFO bafer za podatke za prijem).

Jedina širina podataka je 32b. Za sve bite koji se ne koriste, pri upisu upisati '0' i pri čitanju obezbjediti '0'.

Biti kontrolnog registra imaju sledeće značenje:

- bit 0 – dozvoljava prijem podatka kada je jednak '1',
- bit 1 – selektuje odnos između takta sistema i brsine slanja odnosno prijema ('0' – 4, '1' – 16),
- bit 2 – dozvoljava se izlazna linija dodatnog signala TAG0_O,
- bit 3 – dozvoljava se izlazna linija dodatnog signala TEG3_O,
- biti 4-11 – broj podataka u FIFO, nakon kojih se signalizira na liniji TAG3_O,
- ostali – ne koriste se.

Biti statusnog registra imaju sledeće značenje:

- bit 0-11 – isto kao u kontrolnom registru,
- bit 12-19 – broj podataka u FIFO baferu,
- bit 20 – sa vrijednošću '1' označava da je bafer za slanje spreman za novi podatak
- bit 21 – sa vrijednošću '1' označava da postoji neki podatak u baferu
- bit 22 – sa vrijednošću '1' označava da prvi podatak u baferu ima grešku pri prenosu,
- bit 23 – sa vrijednošću '1' označava da je izgubljen neki podatak jer je primljen novi podatak iako je prethodno FIFO već bio pun,
- ostali – ne koriste se.

Pored standardnih signala treba da se kao TAG signali obezbjede sledeći:

- TAG0_O – sa vrijednošću '1' označava da je registar za prijem podatka za slanje slobodan i spreman da prihvati podatak,
- TAG1_O – sa vrijednošću '1' označava da postoji neki primljen podatak,
- TAG2_O – sa vrijednošću '1' označava da je podatak, koji treba sledeći da se očita iz FIFO, primljen sa greškom u prenosu,
- TAG3_O – sa vrijednošću '1' označava da je broj podataka u baferu veći ili jednak zadatom broju (biti 11-4 kontrolne riječi, gdje je MSB bit 11),

- TAG4_O – sa vrijednošću '1' označava da je izgubljen neki podatak jer je primljen novi podatak iako je prethodno FIFO već bio pun.

Potrebno je podržati sve moguće cikluse na magistrali. Ako se pokuša upis u bafer za slanje koji nije prazan, ciklus treba prekinuti naglašavajući da ciklus upisa treba da se ponovi nekad kasnije. Isto važi i u slučaju pokušaja čitanja iz praznog bafera.

Veličina FIFO bafera je generički parametar u posegu od 3 do 250. Adresa kontrolnog/statusnog registra, kao i adresa bafera za slanje/FIFO su takođe generički parametri.

Kao rješenje problema priložiti sledeće:

1. (25) Opisani sistem opisati u VHDL-u,
2. (8) Napraviti testbench za testiranje svih specifičnih mogućnosti
3. (7) Sinteza modela

Napomena:

Ukoliko nešto nije dovoljno precizno definisano, uvesti RAZUMNU pretpostavku, jasno je označiti i na njoj nastaviti dalje izgrađivanje rješenja.